


Lab5——通过在面包板上搭建电路并通过示波器的单次触发测量和观察静态险象

一. 实验准备:

- 1.自行查阅示波器使用手册单次触发章节的内容
- 2.预习数电书上竞争与险象相关章节
3. 74 系列门电路简介

74 系列门电路指的是一个系列的数字集成电路,其中有 74XXX(现已不使用)、74SXXX、74LSXXX、74FXXX、74CXXX、74HCXXX、74HCTXXX、74AXXX、74ASXXX、74ACTXXX 等多种系列的芯片,对于“XXX”表示芯片的类型,是一串数字(如 00, 08, 20, 138, 245, 373, 573, 4066 等),只要数字相同,其逻辑功能就相同,只是性能的差异。74 系列门电路功能一览表见附一。其中 7400 是与非门、7402 是或非门、7404 是非门。下图是 7400 的实物图和管脚图。



二. 实验内容

1.74LS00/74HC00 功能测试

从芯片的器件手册中查找芯片各管脚的定义,在实验箱上将芯片插到面包板上的合适位置,用实验箱上的 5V 和 GND 信号给芯片供电。使用拨位开关作为输入,LED 灯作为输出,来验证 7400 的逻辑功能,根据验证的结果写出真值表,看看它是不是实现了与非门的逻辑。


2.竞争与险象

2.1 分析表达式 $Y = B + \overline{B}$ 可能存在的竞争和险象

2.2 使用 7400 芯片搭建电路 2.1 中的电路(可变形为式一)


$$\bullet \quad Y = B + \overline{B} = \overline{A * A} = , \quad \text{其中 } A = \overline{B} \quad (\text{式一})$$

7400 包含 4 个与非门,与非门可以用来实现非运算(请思考怎么实现)。实验中使用 3 级非门来实现非运算(3 级非门的延迟能让大家观察到清晰的险象),所以总共是使用 4 个与非门正好是一个 7400 芯片来实现式一的逻辑电路。



2.3 通过示波器的单次触发功能捕获险象

搭建好电路后,使用拨位开关提供输入信号 A,使用示波器的单次触发功能捕获各个关键信号,直到最后捕获到静态 1 险象。



三. 实验报告应至少包含

1. 7400 的管脚排序及定义
2. 7400 的测试结果及真值表
3. 实验内容 2 中的电路逻辑表达式及险象分析和实验结果图(手绘示波器的测量结果图)

四. 下一次内容

3-8 译码器

附 1：74 系列逻辑芯片功能

- | | |
|---------------------|------------------------|
| 00 四 2 输入端与非门 | 01 四 2 输入端与非门(OC) |
| 02 四 2 输入端或非门 | 03 四 2 输入端与非门(OC) |
| 04 六反相器 | 05 六反相器(OC) |
| 06 六高压输出反相器(OC,30V) | 07 六高压输出缓冲,驱动器(OC,30V) |
| 08 四 2 输入端与门 | 09 四 2 输入端与门(OC) |
| 10 三 3 输入端与非门 | 11 三 3 输入端与门 |
| 12 三 3 输入端与非门(OC) | 13 双 4 输入端与非门 |
| 14 六反相器 | 15 三 3 输入端与门 (OC) |
| 16 六高压输出反相器(OC,15V) | 17 六高压输出缓冲,驱动器(OC,15V) |
| 20 双 4 输入端与非门 | 21 双 4 输入端与门 |
| 22 双 4 输入端与非门(OC) | 25 双 4 输入端或非门(有选通端) |
| 26 四 2 输入端高压输出与非缓冲器 | 27 三 3 输入端或非门 |
| 28 四 2 输入端或非缓冲器 | 30 8 输入端与非门 |
| 32 四 2 输入端或门 | 33 四 2 输入端或非缓冲器(OC) |
| 37 四 2 输入端与非缓冲器 | 38 四 2 输入端与非缓冲器(OC) |
| 40 双 4 输入端与非缓冲器 | 42 4 线-10 线译码器(BCD 输入) |

43 4 线-10 线译码器(余 3 码输入)
48 4 线-7 段译码器
50 双 2 路 2-2 输入与或非门
52 4 路 2-3-2-2 输入与或门
54 4 路 2-3-3-2 输入与或非门
60 双 4 输入与扩展器
62 4 路 2-3-3-2 输入与或扩展器
65 4 路 4-2-3-2 输入与或非门(OC)
71 与或门输入 J-K 触发器
74 双上升沿 D 型触发器
85 四位数值比较器
87 4 位二进制原码/反码
101 与或门输入 J-K 触发器
107 双主-从 J-K 触发器
109 双主-从 J-K 触发器
111 双主-从 J-K 触发器
113 双下降沿 J-K 触发器
116 双 4 位锁存器
121 单稳态触发器
123 可重触发双稳态触发器
126 四总线缓冲器

44 4 线-10 线译码器(余 3 葛莱码输入)
49 4 线-7 段译码器
51 2 路 3-3 输入,2 路 2-2 输入与或非门
53 4 路 2-2-2-2 输入与或非门
55 2 路 4-4 输入与或非门
61 三 3 输入与扩展器
64 4 路 4-2-3-2 输入与或非门
70 与门输入 J-K 触发器
72 与门输入 J-K 触发器
78 双 D 型触发器
86 四 2 输入端异或门
95 4 位移位寄存器
102 与门输入 J-K 触发器
108 双主-从 J-K 触发器
110 与门输入 J-K 触发器
112 双下降沿 J-K 触发器
114 双下降沿 J-K 触发器
120 双脉冲同步驱动器
122 可重触发单稳态触发器
125 四总线缓冲器